先端技術トピックス

極低温で動作する7ビットセル・フラッシュメモリに適用する回復アニール技術を開発しました。本技術は、将来のビットコストのスケーリングやチップ寿命の延長など、持続可能な社会の実現に貢献することができます。

LSIの3次元集積化のキーテクノロジの一つである原子層堆積技術（アトミックレイヤーデポジション）を使って、磁壁移動メモリ（レーストラックメモリ^[1]）と呼ばれる3次元磁性素子に利用可能な物理現象（電流誘起磁壁移動）を示すCo強磁性薄膜を作製することに成功しました。この成果は国際会議INTERMAG 2023で発表されました^[2]。

電荷蓄積メモリにおいて重要なSiN膜中のトラップ特性について、従来観測が困難であった短時間の特性評価手法を開発し、それによって正孔トラップ特性の包括的な描像を得ました。この成果は国際学会IRPS2023で発表されました。

次世代メモリの有力候補であるHfO₂-FeFETにおいて、分極反転と電荷トラップの相互作用を明らかにし、アレイ動作中に意図せず情報が書き換わってしまう現象を強く抑制する動作手法を開発しました。この成果は国際学会IRPS2023で発表されました。

絶縁膜にHfO₂を用い、電流経路にSiを用いた強誘電体MOSトランジスタはAI応用を含むメモリへの応用に広く研究開発されています。キオクシアはTiO₂を電流経路に用いた強誘電体Field Effect Transistor(FET)を試作し、高速・低電圧動作および高サイクル耐性を実証しました。本成果は国際学会EDTM2023でBest Contributed Paper Awardを受賞しました。

エレクトロニクス技術における世界的な研究機関imecと共同で、次世代高密度メモリセルアレイの構成要素である選択素子の信頼性を検討しました。繰り返し動作に伴い生じる閾値変動をもたらすメカニズムを高精度な電気特性評価技術とモデリング技術を融合させて明らかにしました。この成果は国際学会IEDM2022で発表されました。

メモリデバイスの高積層化に伴い、アスペクト比の高い構造を高速にエッチングする技術が欠かせません。主要な役割を担うイオンが引き起こす表面反応をモデル化し、高速エッチングに適したイオン分子組成を予測するシミュレーション技術を開発しました。

3次元LSIではポリシリコンにトランジスタを形成します。トランジスタの高性能化には欠陥のないポリシリコンを形成することが重要です。その形成プロセスを確立するために、従来の電子顕微鏡技術を改良し原子スケールかつリアルタイムの結晶粒の成長過程を観察しました。

半円型セルの読出動作及び導電体電荷蓄積層（FG）形状の最適化により、多値動作に重要な広い書込／消去ウィンドウ、小さいしきい値電圧（Vth）分布幅、良好なデータ保持特性を実現しました。

メモリセルの特性を向上できるシリコンプロセス技術と77Kの極低温動作とを組み合わせることにより、世界で初めて3次元フラッシュメモリの1セルあたり7ビット動作の実証に成功しました。

次世代メモリの有力候補である、HfO₂-FeFETでは、書込みと消去を繰り返すと“０”と“１”の差が減少してしまう問題があります。これまで不明な点が多かったこのサイクル劣化の描像を、高速電荷中心解析により、明らかにしました。これにより、HfO₂-FeFETメモリの実用化が進展することが期待できます。この成果は国際学会IEDM2021で発表されました。

近年では量子コンピューターの発展などを背景にコンピューターシステムの極低温動作などが求められ、そして低温による半導体素子の特性改善などが報告されています。そこで今回我々は3次元フラッシュメモリ（BiCS FLASH™）の極低温動作を調査し、ストレージ性能の向上を世界で初めて報告しました。

添加フッ素量を最適化したIGZO:Fを用いる事で、フォーミングガス熱処理耐性と高オン電流が両立した酸化物半導体FETを実現できることを示しました。これらの成果は、シリコンFETでは成しえない大容量・低遅延・超低消費電力なメモリ製品を実現する基盤技術の一つとなります。

低消費電力で集積度の高いAI（人工知能）向けインメモリコンピューティングの実現に向け、強誘電膜としてHfO₂を用いた強誘電メモリが近年注目を集めています。

BiCS FLASH™はワード線の積層数を増やすことによって記録密度を向上させ、コストを下げることができます。高積層化してもメモリの読出し速度を維持するための一つの方法として、サイリスタ構造が提案されています。

酸化物半導体トランジスタの課題の一つは、熱安定性の向上です。現在主流の酸化物半導体であるInGaZnO（IGZO）を用いるとメモリ素子製造過程で必要な高温熱処理によってトランジスタが正常に動作しなくなります。この課題に対し、私達は熱安定性の高い新規酸化物半導体材料としてInAlZnO（IAZO）を新たに提案しました。

我々はMILC（Metal-induced Lateral Crystallization）技術をSiチャネルの結晶化に適用することで、縦型のメモリホールにおいて、ニッケルシリサイドを介して非晶質シリコンからの単結晶形成を実現することができました。また、この技術を搭載した3次元フラッシュメモリセル素子で、ポリシリコンをチャネルに用いた従来素子と比べて、優れた電気特性を示しつつ、ばらつきも小さくなることを実証しました。

テラビット級の超大容量二端子メモリを実現するためには、メモリ素子の動作電流低減が課題です。キオクシアでは、マイクロアンペア以下の低電流動作が期待される新たな二端子メモリ「銀イオンメモリ」に注目し、開発を進めています。

円型セルのゲート電極を分断して半円型にすることでセルサイズを縮小し、より少ないセル積層数で高いビット密度を実現するセル構造 を開発しました。

最先端の半導体プロセスを応用して、ナノ材料のサイズと同程度の隙間があるナノギャップを制御性良く一括形成し、ギャップ作成後にナノ材料を挿入することでナノ材料の電気特性を評価する手法を確立しました。

ファイルメモリの更なる大容量化・高集積化を実現するための新しいセル構造の提案や、新たな市場の創生も視野に入れた、各種の高速不揮発性メモリの技術開発などを行っています。

先端メモリ開発では、新たな材料や複雑な3次元デバイス構造の開発が必要とされており、開発を見通し良く、効率的に進展させるため、TCAD(Technology CAD)技術の活用が鍵となっています。