Please select your location and preferred language where available.
先端技術トピックス
キオクシアで研究開発を進めている最新技術など参考になるトピックスをわかりやすく解説します。
-
半円型セルの読出動作及び導電体電荷蓄積層(FG)形状の最適化により、多値動作に重要な広い書込/消去ウィンドウ、小さいしきい値電圧(Vth)分布幅、良好なデータ保持特性を実現しました。
-
3次元フラッシュメモリの高電圧回路微細配線に銅配線を用いるために、高信頼性銅配線技術が求められています。銅配線リセス構造を開発し、銅配線間絶縁信頼性が向上することを示すことができました。
-
次世代BiCS FLASH™の開発においては、プロセスメカニズムの解明が重要になります。ここでは、メモリセルのデザインを決めるメモリホールエッチングについて、形状制御に関する取り組みをご紹介致します。
-
BiCS FLASH™はワード線の積層数を増やすことによって記録密度を向上させ、コストを下げることができます。高積層化してもメモリの読出し速度を維持するための一つの方法として、サイリスタ構造が提案されています。
-
我々はMILC(Metal-induced Lateral Crystallization)技術をSiチャネルの結晶化に適用することで、縦型のメモリホールにおいて、ニッケルシリサイドを介して非晶質シリコンからの単結晶形成を実現することができました。また、この技術を搭載した3次元フラッシュメモリセル素子で、ポリシリコンをチャネルに用いた従来素子と比べて、優れた電気特性を示しつつ、ばらつきも小さくなることを実証しました。
-
円型セルのゲート電極を分断して半円型にすることでセルサイズを縮小し、より少ないセル積層数で高いビット密度を実現するセル構造 を開発しました。
-
当社が開発した3次元フラッシュメモリBiCS FLASH™は、データを保存するメモリセルを作る際、板状の電極を連続で積層し、最上層から最下層まで⼀括で⽳をあけ、製造工程(プロセス)数を減らしています。この製造プロセスの中で⾮常に重要になるのが、⼀定の⽳径でより深い⽳(メモリホール)を形成するプラズマエッチング(RIE: Reactive Ion Etching)の技術です。
-
多くのデータをより小さい形で保存したい、という需要を実現するには、記憶密度を⾼めたフラッシュメモリの開発が重要です。2次元のNAND型フラッシュメモリの場合、微細化技術を中⼼に、15nmのメモリセルを開発し、その実現に寄与してきました。しかしながら技術的な限界を迎え、3次元に⾼密度(多層)化したのがBiCS FLASH™です。
キオクシアの研究部門

次世代メモリ等のメモリ分野における先端研究開発、応用システム開発、開発試作業務をつかさどります。

当社が世界に先駆けて開発した3次元フラッシュメモリ「BiCS FLASH™」の研究開発と量産化の橋渡しを行っています。