3次元フラッシュメモリ「BiCS FLASH™」

キオクシアは、次世代ストレージアプリケーション向けに、フラッシュをベースとした製品を提供しています。35年以上前にNAND型フラッシュメモリを発明したキオクシアは、現在世界最大のフラッシュメモリサプライヤーの1つであり、その技術力を高め続けています。

ストレージの大容量化を支えるキオクシアの技術

キオクシアの3次元フラッシュメモリ「BiCS FLASH™」は、高性能スマートフォンやPC、SSD、データセンターなど、データ中心のアプリケーションのニーズに応えるイノベーションです。高性能、高密度、コスト効率が要求される製品に応えるため、様々な技術を最適化。その一環として、前工程のCBA（CMOS directly Bonded to Array）技術とメモリチップを積層する後工程の組立技術も導入しています。

前工程におけるCBA技術

CBAとは、CMOS回路用ウエハーとメモリセルアレイ用ウエハーをそれぞれに適した工程で製造し貼合する技術です。これにより、NAND I/O速度とビット密度向上の双方を実現すると共に、I/O速度とメモリセル信頼性のトレードオフを排除。電力効率、性能、密度、コスト効率、持続可能性を大幅に向上しました。⁽¹⁾

BiCS FLASH™ 第8世代についてもっと知る

CBA技術についてもっと知る

インタビュー

2枚のウエハーを高精度に貼り合わせて高密度化ストレージに新たな価値をもたらす3次元フラッシュメモリ

CBA技術を採用したキオクシアの「BiCS FLASH第8世代」

近年、メモリセルを“高層化”して記憶密度を高める技術の開発は、各フラッシュメモリメーカーで特に活発になっている。新しい世代のフラッシュメモリが発表されるたびに層数が増え、200層を超える製品もある。ただし、キオクシアのメモリ事業部長である井上敦史氏は、「メモリセルの“高層化”は、あくまでも大容量化や記憶密度向上の一つの方法であって、われわれは積層数の増加のみにこだわっていない」と語る。

後工程における組立技術

キオクシアは一つのメモリパッケージに、32枚の2Tbメモリチップを積層して8テラバイト（TB）という大容量フラッシュメモリの開発に成功しました。
ウエハー加工技術、材料設計やワイヤボンディング技術などの高精度な後工程技術によって大容量化を実現しています。

QLCダイを32枚積層した業界最大容量8 TBのフラッシュメモリ採用で実現

インタビュー

「わずか2mm」に込められた大容量フラッシュメモリの革新技術 AIの進化を後工程で支える

メモリチップ32枚を1パッケージに積層

AIの急速な普及により、フラッシュメモリではさらなる大容量化が求められている。キオクシアは、高さ2mmにも満たないパッケージに、32枚の2Tb（テラビット）メモリチップを積層し、8TB（テラバイト）という大容量フラッシュメモリの開発に成功。それを支えているのが、ウエハーを極限まで薄く削る加工技術をはじめとする、高度な後工程技術である。